PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-285150

(43) Date of publication of application: 23.10.1998

(51)Int.CI.

H04L 7/033

H03L 7/14

(21)Application number: 09-

(71)Applicant: NEC CORP

081521

(22)Date of filing:

31.03.1997 (72)Inventor: EUGENE O

SULLIVAN


SHIMODA AKIFUMI

(54) PHASE-LOCKED LOOP CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a phase-locked loop circuit which does not generate harmonic synchronization establishment and stably operates even when the same codes continue.

SOLUTION: A delay block 12 delays input data in a prescribed time. When a data change detecting block 13 detects a data change, it outputs a prescribed time window signal. A multiplexer block 18 outputs a VCO clock while a window signal is inputted and outputs a digital logical level as a feedback signal except the time when a window signal is inputted. A phase



comparing block 14 detects the phase difference between delay input data and the feedback signal and outputs an output that corresponds to it to a charge pump block 15. An output of the block 15 is given to a VCO 17 through a lowpass filter block 16 and the VCO generates a VCO clock of a frequency that corresponds to it.

LEGAL STATUS

[Date of request for examination] 31.03.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2993559

[Date of registration] 22.10.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-285150

(43)公開日 平成10年(1998)10月23日

(51) Int.Cl.6

識別記号

FΙ

H04L 7/02

В

H04L 7/033 H03L 7/14

H03L 7/14

A

審査請求 有 請求項の数19 OL (全 23 頁)

(21)出願番号

特顯平9-81521

(71)出願人 000004237

日本電気株式会社

(22)出願日

平成9年(1997)3月31日

東京都港区芝五丁目7番1号

(72)発明者 ユージン オサリパン

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 霜田 招史

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 後藤 洋介 (外2名)

(54) 【発明の名称】 位相同期回路

(57)【要約】

【課題】 高調波での同期確立が発生せず、同一の符号 が連続する場合でも安定して動作する位相同期回路を提 供する

【解決手段】 遅延ブロック12は入力データを所定時間遅延させる。データ変化検出ブロック13はデータの変化を検出すると所定時間ウインドウ信号を出力する。マルチプレクサブロック18は、ウインドウ信号が入力されている間はVCOクロックを、それ以外はデジタル論理レベルを帰還信号として出力する。位相比較ブロック14は、遅延入力データと帰還信号との位相差を検出し、それに応じた出力をチャージボンブブロック15へ出力する。チャージボンブブロックの出力は低域通過フィルタブロック16を介してVCO17に与えられ、VCOはそれに応じた周波数のVCOクロックを発生する。



【特許請求の範囲】

【請求項1】 ランダム入力データからクロック信号を 抽出するための位相同期回路において、前記ランダム入 カデータを遅延させ遅延ランダム入力データを出力する 遅延手段と、前記ランダム入力データのデータ変化を検 出してウインドウ信号を生成するデータ変化検出手段 と、前記遅延ランダム入力データと帰還信号との位相差 を求め、位相差に応じた出力を出力する位相差検出手段 と、該位相比較手段の出力に応じた出力電圧を発生する チャージボンプ手段と、該チャージボンプ手段からの前 10 記出力電圧を瀘波する低域通過フィルタ手段と、該低域 通過フィルタ手段の出力電圧に応じた周波数のVCOク ロックを発生する電圧制御発振器と、所定のデジタル論 理レベルと前記VCOクロックとが入力され、前記ウイ ンドウ信号に応答して前記所定のデジタル論理レベルま たは前記VCOクロックを、前記帰還信号として選択的 に出力するマルチプレクサ手段と、を有することを特徴 とする位相同期回路。

【請求項2】 前記位相比較手段が、デジタル位相周波 数検出器(PFD)を備えていることを特徴とする請求 20 項1の位相同期回路。

【請求項3】 前記遅延手段が0.5クロック以上1.5クロック以下の時間だけ、前記ランダム入力データを遅延させることを特徴とする請求項2の位相同期回路。 【請求項4】 前記電圧制御発振器が、前記低域通過フィルタからの出力電圧に応じたバイアス電流を発生するバイアス発生器と、該バイアス発生器の出力に応じた周波数のクロックバルスを前記VCOクロックとして発生する電流制御発振器とを備え、前記バイアス発生器の出力を用いて前記遅延手段の遅延量を制御するようにした 30ことを特徴とする請求項1、2、または3の位相同期回

【請求項5】 前記データ変化検出手段が、データ入力 端子、クロック入力端子、及び出力端子を備えた単一の データ変化検出器からなり、データ入力端子には前記ラ ンダム入力データが、前記クロック入力端子には前記V COクロックが、それぞれ入力され、前記VCOクロッ クに応答して、前記ランダム入力データのデータ変化を 検出し、前記出力端子に前記ウインドウ信号を出力し、 前記位相比較手段が、第1の入力端子、第2の入力端 子、第1の出力端子、及び第2の出力端子を備えた単一 の位相周波数検出器からなり、前記第1の入力端子には 前記遅延ランダム入力データが、前記第2の入力端子に は前記帰還信号が、それぞれ入力され、前記遅延ランダ ム入力データの位相が前記帰還信号よりも進んでいると きは、第1の出力端子に出力信号を、前記遅延ランダム 入力データの位相が前記帰還信号よりも遅れているとき は、第2の出力端子に出力信号を出力し、前記チャージ ポンプ手段が、アップ側入力端子、ダウン側入力端子、 及び出力端子を備えた単一のチャージポンプ回路からな 50

り、前記アップ側入力端子は前記位相周波数検出器の前 記第1の出力端子に、前記ダウン側入力端子は前記位相 周波数検出器の前記第2の出力端子にそれぞれ接続さ れ、前記出力端子が前記低域通過フィルタ手段に接続さ れており

前記マルチプレクサ手段が、第1の入力端子、第2の入力端子、選択入力端子、及び出力端子を備えた単一の2-1マルチプレクサからなり、前記第1の入力端子は前記電圧制御発振器に、前記第2の入力端子は前記所定のデジタル論理レベルに、前記選択入力端子は前記データ変化検出器の前記出力端子に、前記出力端子は前記位相周波数検出器の前記第2の入力端子に接続されていることを特徴とする請求項1、2、3、または4の位相同期回路

【請求項6】 前記遅延手段の前段に、前記ランダム入力データを分岐して一方の位相を反転し反転入力データを出力する位相反転手段と、前記ランダム入力データ及び前記反転入力データの少なくとも一方に基づいて、前記ランダム入力データのエッジを検出するエッジ検出手段とを有し、前記データ変化検出手段が、前記ランダム入力データの立ち上がりまたは立ち下がりを検出して第1のデータ変化信号を出力する第1のデータ変化検出器と、前記反転入力データの立ち上がりまたは立ち下がりを検出して第2のデータ変化信号を検出する第2のデータ変化検出器と、前記第1のデータ変化信号及び前記第2のデータ変化信号を前記ウインドウ信号として出力するORゲートとを有する、ことを特徴とする請求項1、2、3、または4の位相同期回路。

【請求項7】 前記エッジ検出手段が、前記ランダム入力データを2分岐する分岐手段と、該分岐手段により分岐された一方のランダム入力データを遅延させる遅延素子と、前記分岐手段により分岐された他方のランダム入力データと前記遅延素子により遅延されたランダム入力データとの排他的論理和を出力する排他的論理和ゲートとを有し、該排他的論理和ゲートの出力を前記遅延手段へ出力するようにしたことを特徴とする請求項6の位相同期回路。

【請求項8】 前記遅延手段の前段に、前記ランダム入力データを分岐して一方の位相を反転し反転入力データを出力する位相反転手段を有し、前記データ変化検出手段が、各々データ入力端子、クロック入力端子、及び出力端子を備えた第1及び第2のデータ変化検出器からなり、前記第1のデータ変化検出器のデータ入力端子には前記シンダム入力データが、前記クロック入力端子には前記VCOクロックが、それぞれ入力され、前記VCOクロックに応答して、前記ランダム入力データのデータ変化を検出し、前記出力端子に第1のウィンドウ信号を出力し、前記第2のデータ変化検出器のデータ入力端子には前記反転入力データが、前記クロック入力端子には前記又COクロックが、それぞれ入力され、前記VCO

クロックに応答して、前記反転入力データのデータ変化 を検出し、前記出力端子に第2のウインドウ信号を出力

前記マルチプレクサ手段が、各々第1の入力端子、第2 の入力端子、選択入力端子、及び出力端子を備えた第1 及び第2の2-1マルチプレクサからなり、前記第1の 2-1マルチプレクサの前記第1の入力端子は前記電圧 制御発振手段に、前記第2の入力端子は前記所定のデジ タル論理レベルに、前記選択入力端子は前記第1のデー タ変化検出器の前記出力端子に接続され、前記第1のウ インドウ信号に応答して、第1の帰還信号を前記出力端 子に出力し、前記第2の2-1マルチプレクサの前記第 1の入力端子は前記電圧制御発振手段に、前記第2の入 力端子は前記所定のデジタル論理レベルに、前記選択入 力端子は前記第2のデータ変化検出器の前記出力端子に 接続され、前記第2のウインドウ信号に応答して、第2 の帰還信号を前記出力端子に出力し、前記位相比較手段 が、各々第1の入力端子、第2の入力端子、第1の出力 端子、及び第2の出力端子を備えた第1及び第2の位相 周波数検出器からなり、前記第1の位相周波数検出器の 前記第1の入力端子には前記遅延されたランダム入力デ ータが、前記第2の入力端子には前記第1の帰還信号 が、それぞれ入力され、前記遅延されたランダム入力デ ータの位相が前記第1の帰還信号よりも進んでいるとき は、第1の出力端子に出力信号を、前記遅延ランダム入 力データの位相が前記帰還信号よりも遅れているとき は、第2の出力端子に出力信号を出力し、前記第2の位 相周波数検出器の前記第1の入力端子には遅延された前 記反転入力データが、前記第2の入力端子には前記第2 の帰還信号が、それぞれ入力され、前記遅延された反転 30 入力データの位相が前記第2の帰還信号よりも進んでい るときは、第1の出力端子に出力信号を、前記遅延ラン ダム入力データの位相が前記第2の帰還信号よりも遅れ ているときは、第2の出力端子に出力信号を出力し、前 記チャージポンプ手段が、各々アップ側入力端子、ダウ ン側入力端子、及び出力端子を備えた第1及び第2のチ ャージボンプ回路からなり、前記第1のチャージボンプ 回路の前記アップ側入力端子は前記第1の位相周波数検 出器の前記第1の出力端子に、前記ダウン側入力端子は 前記第1の位相周波数検出器の前記第2の出力端子にそ れぞれ接続され、前記出力端子が前記低域通過フィルタ 手段に接続されており、前記第2のチャージポンプ回路 の前記アップ側入力端子は前記第2の位相周波数検出器 の前記第1の出力端子に、前記ダウン側入力端子は前記 第2の位相周波数検出器の前記第2の出力端子にそれぞ れ接続され、前記出力端子が前記低域通過フィルタ手段 に接続されている、ことを特徴とする請求項1、2、 3、または4の位相同期回路。

【請求項9】 前記遅延手段の前段に、前記ランダム入 前記第3のデータ変化検出器の前記出力端子に接続さ カデータを分岐して一方の位相を反転し反転入力データ 50 れ、前記第3のウインドウ信号に応答して、第3の帰還

を出力する位相反転手段を有し、前記遅延手段が、前記 ランダム入力データ及び前記反転入力データを第1の所 定時間遅延させて第1の遅延ランダム入力データ及び第 1の遅延反転入力データを出力する第1の遅延回路と、 前記第1の遅延ランダム入力データ及び前記第1の遅延 反転入力データを第2の所定時間遅延させて第2の遅延 ランダム入力データ及び第2の遅延反転入力データを出 力する第2の遅延回路と、前記データ変化検出手段が、 各々データ入力端子、クロック入力端子、及び出力端子 を備えた第1、第2、第3、及び第4のデータ変化検出 器からなり、前記第1のデータ変化検出器のデータ入力 端子には前記ランダム入力データが、前記クロック入力 端子には前記VCOクロックが、それぞれ入力され、前 記VCOクロックに応答して、前記ランダム入力データ のデータ変化を検出し、前記出力端子に第1のウインド ウ信号を出力し、前記第2のデータ変化検出器のデータ 入力端子には前記反転入力データが、前記クロック入力 端子には前記VCOクロックが、それぞれ入力され、前 記VCOクロックに応答して、前記反転入力データのデ 20 ータ変化を検出し、前記出力端子に第2のウインドウ信 号を出力し、前記第3のデータ変化検出器のデータ入力 端子には前記第1の遅延ランダム入力データが、前記ク. ロック入力端子には前記VCOクロックが、それぞれ入 力され、前記VCOクロックに応答して、前記第1の遅 延ランダム入力データのデータ変化を検出し、前記出力 端子に第3のウインドウ信号を出力し、前記第4のデー タ変化検出器のデータ入力端子には前記第1の遅延反転 入力データが、前記クロック入力端子には前記VCOク ロックが、それぞれ入力され、前記VCOクロックに応 答して、前記第1の遅延反転入力データのデータ変化を 検出し、前記出力端子に第4のウインドウ信号を出力 し、前記マルチプレクサ手段が、各々第1の入力端子、 第2の入力端子、選択入力端子、及び出力端子を備えた 第1、第2、第3、及び第4の2-1マルチプレクサか らなり、前記第1の2-1マルチプレクサの前記第1の 入力端子は前記電圧制御発振手段に、前記第2の入力端 子は前記所定のデジタル論理レベルに、前記選択入力端 子は前記第1のデータ変化検出器の前記出力端子に接続 され、前記第1のウインドウ信号に応答して、第1の帰 還信号を前記出力端子に出力し、前記第2の2-1マル チプレクサの前記第1の入力端子は前記電圧制御発振手 段に、前記第2の入力端子は前記所定のデジタル論理レ ベルに、前記選択入力端子は前記第2のデータ変化検出 器の前記出力端子に接続され、前記第2のウインドウ信 号に応答して、第2の帰還信号を前記出力端子に出力 し、前記第3の2-1マルチプレクサの前記第1の入力 端子は前記電圧制御発振手段に、前記第2の入力端子は 前記所定のデジタル論理レベルに、前記選択入力端子は 前記第3のデータ変化検出器の前記出力端子に接続さ

信号を前記出力端子に出力し、前記第4の2-1マルチ プレクサの前記第1の入力端子は前記電圧制御発振手段 に、前記第2の入力端子は前記所定のデジタル論理レベ ルに、前記選択入力端子は前記第4のデータ変化検出器 の前記出力端子に接続され、前記第4のウインドウ信号 に応答して、第4の帰還信号を前記出力端子に出力し、 前記位相比較手段が、各々第1の入力端子、第2の入力 端子、第1の出力端子、及び第2の出力端子を備えた第 1、第2、第3、及び第4の位相周波数検出器からな り、前記第1の位相周波数検出器の前記第1の入力端子 には前記第1の遅延ランダム入力データが、前記第2の 入力端子には前記第1の帰還信号が、それぞれ入力さ れ、前記第1の遅延ランダム入力データの位相が前記第 1の帰還信号よりも進んでいるときは、第1の出力端子 に出力信号を、前記第1の遅延ランダム入力データの位 相が前記第1の帰還信号よりも遅れているときは、第2 の出力端子に出力信号を出力し、前記第2の位相周波数 検出器の前記第1の入力端子には前記第1の遅延反転入 カデータが、前記第2の入力端子には前記第2の帰還信 号が、それぞれ入力され、前記第1の遅延反転入力デー 20 タの位相が前記第2の帰還信号よりも進んでいるとき は、第1の出力端子に出力信号を、前記第1の遅延ラン ダム入力データの位相が前記第2の帰還信号よりも遅れ ているときは、第2の出力端子に出力信号を出力し、前 記第3の位相周波数検出器の前記第1の入力端子には前 記第2の遅延ランダム入力データが、前記第2の入力端 子には前記第3の帰還信号が、それぞれ入力され、前記 第2の遅延ランダム入力データの位相が前記第3の帰還 信号よりも進んでいるときは、第1の出力端子に出力信 号を、前記第2の遅延ランダム入力データの位相が前記 30 第3の帰還信号よりも遅れているときは、第2の出力端 子に出力信号を出力し、前記第4の位相周波数検出器の 前記第1の入力端子には前記第2の遅延反転入力データ が、前記第2の入力端子には前記第4の帰還信号が、そ れぞれ入力され、前記第2の遅延反転入力データの位相 が前記第4の帰還信号よりも進んでいるときは、第1の 出力端子に出力信号を、前記第2の遅延ランダム入力デ ータの位相が前記第4の帰還信号よりも遅れているとき は、第2の出力端子に出力信号を出力し、前記チャージ ポンプ手段が、各々アップ側入力端子、ダウン側入力端 40 子、及び出力端子を備えた第1、第2、第3、及び第4 のチャージボンプ回路からなり、前記第1のチャージボ ンプ回路の前記アップ側入力端子は前記第1の位相周波 数検出器の前記第1の出力端子に、前記ダウン側入力端 子は前記第1の位相周波数検出器の前記第2の出力端子 にそれぞれ接続され、前記出力端子が前記低域通過フィ ルタ手段に接続されており、前記第2のチャージボンプ 回路の前記アップ側入力端子は前記第2の位相周波数検 出器の前記第1の出力端子に、前記ダウン側入力端子は

れぞれ接続され、前記出力端子が前記低域通過フィルタ 手段に接続されており、前記第3のチャージポンプ回路 の前記アップ側入力端子は前記第3の位相周波数検出器 の前記第1の出力端子に、前記ダウン側入力端子は前記 第3の位相周波数検出器の前記第2の出力端子にそれぞれ接続され、前記出力端子が前記低域通過フィルタ手段 に接続されており、前記第4のチャージボンプ回路の前 記アップ側入力端子は前記第4の位相周波数検出器の前 記第1の出力端子に、前記ダウン側入力端子は前記第4 の位相周波数検出器の前記第2の出力端子にそれ接 続され、前記出力端子が前記低域通過フィルタ手段に接 続されていることを特徴とする請求項1、2、3、また は4の位相同期回路。

【請求項10】 前記デジタル論理レベルが"ロー"レベルであり、前記データ検出手段が前記VCOクロックの立ち下がりエッジでクロックされ、前記位相比較手段が入力される前記遅延されたランダム入力データの立ち上がりで動作することを特徴とする請求項1、2、3、4、5、6、7、8、または9の位相同期回路。

【請求項11】 前記デジタル論理レベルが"ハイ"レベルであり、前記データ検出手段が前記VCOクロックの立ち上がりエッジでクロックされ、前記位相比較手段が入力される前記遅延されたランダム入力データの立ち下がりで動作するととを特徴とする請求項1、2、3、4、5、6、7、8、または9の位相同期回路。

【請求項12】 ランダム入力データからクロック信号を抽出するための位相同期回路において、入力されたランダム入力データを遅延させるための遅延手段と、前記ランダム入力データのデータ変化を検出してウインドウ信号を出力するデータ変化検出手段と、前記ウインドウ信号をシフトさせるためのウィンドウシフト手段と、前記遅延手段により遅延されたランダム入力データの位相と前記ウインドウシフト手段によりシフトされたウインドウ信号の位相とを比較して、位相差に応じた出力信号を出力する位相比較手段と、該位相比較手段からの出力信号に応答して出力電圧を発生するチャージボンブ手段と、チャージボンブ手段の出力電圧を違波する低域通過フィルタ手段と、該低域遮波手段の出力に応じた周波数のVCOクロックを発生する電圧制御発振器と、を有すること特徴とする位相同期回路。

信号が、前記クロック入力端子には前記VCOクロック が入力され、シフトされたウインドウ信号を前記Q出力 端子に出力し、前記位相比較手段が、第1の入力端子、 第2の入力端子、第1の出力端子、及び第2の出力端子 を備えた単一の位相周波数検出器からなり、前記第1の 入力端子には前記遅延されたランダム入力データが、前 記第2の入力端子には前記シフトされたウインドウ信号 が、それぞれ入力され、前記遅延されたランダム入力デ ータの位相が前記シフトされたウインドウ信号よりも進 んでいるときは、第1の出力端子に出力信号を、前記遅 10 延されたランダム入力データの位相が前記帰還信号より も遅れているときは、第2の出力端子に出力信号を出力 し、前記チャージボンプ手段が、アップ側入力端子、ダ ウン側入力端子、及び出力端子を備えた単一のチャージ ポンプ回路からなり、前記アップ側入力端子は前記位相 周波数検出器の前記第1の出力端子に、前記ダウン側入 力端子は前記位相周波数検出器の前記第2の出力端子に それぞれ接続され、前記出力端子が前記低域通過フィル タ手段に接続されていることを特徴とする請求項12の 位相同期回路。

【請求項14】 前記データ変化検出手段が前記VCO クロックの立ち上がりまたは立ち下がりでクロックさ れ、前記ウインドウシフト手段が前記VCOクロックの 立ち下がりまたは立ち上がりでクロックされることを特 徴とする請求項12または13の位相同期回路。

【請求項15】 前記データ変化検出手段が、入力端 子、クロック端子、及び出力端子を備えた第1のDフリ ップフロップと、入力端子、クロック端子、反転出力端 子とを備えた第2のDフリップフロップと、ANDゲー トとを有し、第1のDフリップフロップの出力端子を第 30 2のDフリップフロップの入力端子及び前記ANDゲー トの一方の入力端子に接続し、前記第2のDフリップフ ロップの反転出力端子を前記ANDゲートの他方の入力 端子に接続して構成されたデータ変化検出器を有し、前 記第1のDフリップフロップの入力端子を当該データ変 化検出器のデータ入力端子として、前記第1及び前記第 2のDフリップフロップのクロック端子を共通に当該デ ータ変化検出器のクロック端子として、前記AND回路 の出力端子を当該データ変化検出器の出力端子として使 用することと特徴とする請求項1、2、3、4、10、 11、または12の位相同期回路。

【請求項16】 前記データ変化検出器が、入力端子、 クロック端子、及び出力端子を備えた第1のDフリップ フロップと、入力端子、クロック端子、反転出力端子と を備えた第2のDフリップフロップと、ANDゲートと を有し、第1のDフリップフロップの出力端子を第2の Dフリップフロップの入力端子及び前記ANDゲートの 一方の入力端子に接続し、前記第2のDフリップフロッ プの反転出力端子を前記ANDゲートの他方の入力端子 に接続して構成し、前記第1のDフリップフロップの入 50 CO186を制御する電圧信号190Aとして出力する

力端子を当該データ変化検出器のデータ入力端子とし て、前記第1及び前記第2のDフリップフロップのクロ ック端子を共通に当該データ変化検出器のクロック端子 として、前記AND回路の出力端子を当該データ変化検 出器の出力端子として使用することと特徴とする請求項 5、6、7、8、9、13、または14の位相同期回 路。

【請求項17】 前記第1のDフリップフロップがリセ ット入力を有していることを特徴とする請求項15また は16の位相同期回路。

【請求項18】 前記第1及び第2のDフリップフロッ プが、前記VCOクロックの立ち上がりでクロックされ・ ることを特徴とする請求項15、16、または17の位 相同期回路。

【請求項19】 前記第1及び第2のDフリップフロッ プが、前記VCOクロックの立ち下がりでクロックされ ることを特徴とする請求項15、16、または17の位 相同期回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、位相同期回路に関 し、特に、データ伝送システム等へのランダム入力デー タからクロック信号を抽出するためのクロックリカバリ 回路に利用される位相同期回路に関する。

[0002]

【従来の技術】位相同期ループ回路は、データ伝送シス テムにおいて、非常に重要な構成ブロックである。この ような位相同期ループ回路は、多くの様々な応用があ り、例えば、装置間電送により生じた歪みを除去するた めや、図18に示されるようにランダム入力データから クロック信号を再生するために使用される。

【0003】図18に示されるデータ及びクロック再生 PLL回路は、特開平6-315024号公報(及び米 国特許、No. 5557648) に開示されている。 【0004】図18の位相同期ループ回路(PLL)

は、データ入力端子181に入力された入力データ18 1 A の論理状態を識別し、その結果として出力データ1 83 Aをデータ出力端子182へ出力する識別回路18 3と、入力データ181Aを2逓倍する逓倍回路184 と、クロック出力端子185と識別回路183ヘクロッ ク信号186Aを供給する電圧制御発振器(VCO)1 86と、逓倍回路184からの2逓倍されたデータ18 4AとVCO186からのクロック信号186Aとの位 相を比較する位相比較回路187と、位相比較回路18 7からの比較結果187AをサンプルホールドするS/ Hスイッチ回路188と、入力データ181Aに基づい てS/Hスイッチ回路188を制御するS/H制御信号 189Aを出力する制御回路189と、S/Hスイッチ 回路188からの出力188Aをフィルタリングし、V

低域通過フィルタ(LPF) 190とを有している。 【0005】図19は、図18に示す回路の各部におけ る動作波形を示す。入力データ181Aは、逓倍回路1 84によって波形184Aに変換される。波形184A は、位相比較回路187によって、VCO出力186A と比較される。 とれら2つの信号の位相差は、位相比較 回路4の出力187Aを決定する。VCO出力186A の位相が、逓倍回路184の出力184Aの位相より進 んでいるとき、位相比較回路187は、その位相差に等 しい幅の正パルスのパルス列を発生する(図19の (E)の(a)に示す)。逆に、VCO出力186Aの 位相が、逓倍回路184の出力184Aの位相より遅れ ているとき、位相比較回路187は、その位相差に等し い幅の負バルスのバルス列を発生する(図19の(E) の(c)に示す)。2つの信号間に位相差が無いとき は、図19の(E)の(b)に示すようにパルスは発生 しない。

【0006】位相比較回路187の出力187Aは、結果的に、位相比較回路187とLPF190との間に配置されたS/Hスイッチ回路188に供給される。制御20回路189の出力信号189Aは、図19の(F)に示されるようなS/H制御信号189AとしてS/Hスイッチ回路188へ供給される。S/H制御信号189Aは、S/Hスイッチ回路188を、ONまたはOFFの状態に切り替える。S/H制御信号188AがONのとき、このPLLは、"サンプリングモード"になる。即ち、位相比較回路の出力187Aは、S/Hスイッチ回路を介してLPF190へ入力され、このPLLは通常のPLL動作を行う。これに対し、S/H制御信号188AがOFFのとき、このPLLは、"ホールディング30モード"になり、S/Hスイッチ回路188は動作を停止し、このPLLは、位相比較を中止する。

【0007】この"ホールディングモード"は、入力データ181Aが、長い連続した同一ピット(0の連続または1の連続)である場合に、PLLが初期状態に戻ることを防ぎ、安定した動作を継続できるようにする。

【0008】S/Hスイッチ回路188の出力188Aは、LPF190によって、DC(直流電流)電圧190Aに変換される。PLLの負帰還動作は、逓倍回路184の出力184AとVCO出力186Aとの位相差が40最小となり、"位相同期状態"と呼ばれるようにする。識別回路183は、再生されたクロック信号186Aを用いて、入力データ181Aの論理状態を識別する。識別回路183は、図19の(B)に示す出力波形183Aを出力するために、入力データ181Aの識別を行う。

【0009】図18に示される位相比較回路187は、実際には、ギルバートマルチプライヤー型の位相検出器である。その回路図を図20に示す。この回路では、2つの乗算回路が組み合わされている。トランジスタQ1

-Q6と抵抗器R1及びR2からなる第1の回路は、入力データ181Aの位相とマスタフリップフロップ201の出力の位相とを比較する。ここで、マスタフリップフロップ201は、識別回路183の一構成要素であって、その出力201は、VCO186からの出力186Aの代わりである(詳細は、特開平6-315024号公報に記載されている)。

【0010】また、トランジスタQ1、Q2、及びQ5 -Q8と抵抗器R1及びR2からなる第2の乗算回路 は、入力データの位相と90°遅延させた入力データの位相とを比較する。第2の乗算回路は90°位相の異なる2つの信号を比較するので、第2の乗算回路の平均D C出力レベルは、入力データのマーク比のみに依存する。従って、第1の乗算回路の出力から第2の乗算回路を減算すれば、マーク比の影響を取り除ける。その結果、マーク比に依存しない、マスタフリップフロップの出力と90°遅延入力データとの間の位相差出力を得ることができる。これにより、VCO周波数を安定して制御することができる。

【0011】図21は、VCO186の詳細を示す図で ある。このVCO186は、エミッタカップルドマルチ・ バイブレータ(emitter-coupled multivibrator)VC Oである。図21の回路の、トランジタQ1-Q6及び 抵抗器R1-R6からなる部分は、正帰還技術を使用す るヒステリシス比較器である。その出力は、入力信号の 振幅が所定の電圧を越えると反転する。差動入力端子を トランジスタQ1及びQ2のベースとすると、出力端 は、トランジスタQ3及びQ4のコレクタである。との 回路の、トランジスタQ7及びQ8とキャパシタCとか らなる部分は、遅延回路である。この遅延回路の遅延 は、キャパシタCへ流れ込む充電電流Icによって与え られる。このVCOの発振は、遅延回路を通しての出力 からヒステリシス比較器の入力への正帰還によって得ら れる。発振周波数は、遅延回路の遅延時間と比較器のヒ ステリシス特性によって決まり、充電電流Icを制御す ることにより制御できる。

【0012】なお、とのVCO186からの出力は、2つのフリップフロップ211、212のクロック端子に供給される。とれら2つのフリップフロップ211、212は、識別回路183を構成し、一方のフリップフロップ211は、図20のマスタフリップフロップ201に相当する。

[0013]

【発明が解決しようとする課題】しかしながら、図18に示す回路は、幾つかの問題点を有している。まず第1に、この回路は、(低域通過フィルタのRC時定数を増加させるために)、大きな外部キャパシタを接続すること無く、数十の連続した同一ピットの間、安定した同期が得られる一方で、連続するピットの数が数百に達するとすぐに同期を失うという問題点がある。

【0014】 詳述すると、エミッタカップルドマルチバイブレータVCOの入力ノードでのバイポーラトランジスタのベース電流は、ノード9 Aの周波数(Fclk)を時間と共に低下させる。これは、図22 のシミュレーション結果に明確に示されている。図22 のシミュレーション結果は、ワークステーション上のミックスモード動作(mixed mode behavioral)シミュレータ、即ち $SABER^{TM}$ を使用して実証された。ここでは、入力データ伝送レートは、1.25 Gbps と仮定した。また、デバイスパラメータは、L=0.35 μ m、エピタキシャルの 10 無いBiMOSプロセス、Vcc=1 Viciant だいて $f_{\tau}=20$ GHz、とした。さらに、固有周波数 $\omega_n=12$. 6×10^6 rads/secと、減衰率 $\xi=1.0$ とを仮定した。

【0015】図22に示すように、PLLは、データブリアンブル(100%データ密度)の間に、Fclk=1.25GHzで安定した同期に達する。その一方で、データ密度が0になるとき(t >6μs)、Fclkは時間と共に減衰する。この減衰は、最終的に、識別エラーの発生前の変化の間で許されるビット数の最大値を決定する。図22におけるリタイミングエラーの発生は、わずか124ビットのゼロの連続のあとで発生する。

【0016】第2に、図18に示す回路は、入力データ 周波数が、PLLの自励周波数(時間 t = 0のとき、初 期発振周波数)とかなり異なるとき、概して同期を確立 し損なうという問題点がある。つまり、この回路の制限 された同期引き込み範囲のために、望まれる目標の周波 数で同期を確立することができない。

【0017】同期引き込み範囲は、同期引き込み動作が可能な時の、目標周波数とPLLの固有発振周波数との間の最大周波数オフセットを定義する。この範囲内において、PLLは、常に同期を確立する。しかし、この引き込み動作は遅い。図22において、この回路は、PLLの自励周波数が1GHzに等しいとき、正確な周波数(fclk=1.25GHz)を獲得するが、その周波数が800MHzに等しいときは、誤った周波数を獲得する。動作の変化は、PLLの自励発振の一部から一部(1GHzから800MHz)への変化の結果となる。【0018】図18の回路における第3の問題は、高調波での同期確立が発生することである。

【0019】ギルバートマルチプライヤー位相検出器の位相差出力は、そのトランジスタの平均ON時間によって決まる。ここで、トランジスタの平均ON時間は、例えば、位相比較入力信号の周波数が(fとf)のときと(fと2f)のときとで同じである。つまり、この回路では、その同期電圧が入力信号のデューティサイクルによって決定されるので、高調波で同期が確立する。

【0020】本発明は、高調波での同期確立が発生せず、同一の符号が連続する場合でも安定して動作する位相同期回路を提供することを目的とする。

[0021]

【課題を解決するための手段】本発明の位相同期回路 は、ランダム入力データからクロック信号を抽出するた めの位相同期回路において、前記ランダム入力データを 遅延させ遅延ランダム入力データを出力する遅延手段 と、前記ランダム入力データのデータ変化を検出してウ インドウ信号を生成するデータ変化検出手段と、前記遅 延ランダム入力データと帰還信号との位相差を求め、位 相差に応じた出力を出力する位相差検出手段と、該位相 比較手段の出力に応じた出力電圧を発生するチャージボ ンプ手段と、該チャージボンプ手段からの前記出力電圧 を瀘波する低域通過フィルタ手段と、該低域通過フィル タ手段の出力電圧に応じた周波数のVCOクロックを発 生する電圧制御発振器と、所定のデジタル論理レベルと 前記VCOクロックとが入力され、前記ウインドウ信号 に応答して前記所定のデジタル論理レベルまたは前記V COクロックを、前記帰還信号として選択的に出力する マルチプレクサ手段と、を有することを特徴とする。

入力データからクロック信号を抽出するための位相同期回路において、入力されたランダム入力データを遅延させるための遅延手段と、前記ランダム入力データのデータ変化を検出してウインドウ信号を出力するデータ変化検出手段と、前記ウインドウ信号をシフトさせるためのウィンドウシフト手段と、前記遅延手段により遅延されたランダム入力データの位相と前記ウインドウシフト手段によりシフトされたウインドウ信号の位相とを比較して、位相差に応じた出力信号を出力する位相比較手段と、該位相比較手段からの出力信号に応答して出力電圧を発生するチャージボンブ手段と、チャージボンブ手段の出力電圧を濾波する低域通過フィルタ手段と、該低域

瀘波手段の出力に応じた周波数のVCOクロックを発生

する電圧制御発振器と、を有すること特徴とする。

【0022】また、本発明の位相同期回路は、ランダム

[0023]

【作用】本発明は、位相周波数検出器(PFD)プロックを用いる点で、特開平6-315024号公報に開示されたものと異なる。PFDプロックは、1又は0の連続が、その入力信号に連続したとき、誤った周波数を獲得するので、データとクロックの再生PLLに使用されたことがない。本発明は、VCOとPFDの間にマルチプレクサブロックを置くことによりPFDをPLL利用できるようにする。

【0024】データ変化検出ブロックによって生成され、マルチプレクサブロックの選択入力へ供給されるウインドウ信号は、PFDブロックへの帰還信号を制御する。これにより、遅延データ入力と帰還信号との位相比較をPFDで行なうPLLであっても、連続する同一(1又は0)のビットを含む入力データに対して、安定した位相同期状態を保つことができる。

0 【0025】また、VCOの入力ノードでの高インピー

ダンスは、時間の経過に伴う出力クロックの周波数の低 下が発生しないことを保証し、それによって、本発明 は、数百の連続する同一ピットの間(LPFのRC時定 数を増加させるための大きな外部キャバシタを必要とす ることなく)望まれる目標周波数で安定した同期を提供

【0026】さらに、この回路は、位相周波数検出器を 利用し、ギルバートマルチプライヤ位相比較器を用いな いので、PLLは、確実な同期引き込みと(それは無限 の引き込み範囲を持つので)、高調波での同期が無い (同期は、PFDの両入力信号における変化エッジの数 が等しいときのみ得られるので)ととを、自動的に保証

【0027】この回路は、また、何等の不都合を招くこ となく、周波数シンセサイザーへ容易に転換できるとい う長所を持つ。

[0028]

: 【発明の実施の形態】以下、図面を参照して本発明の実 施の形態について説明する。

・【0029】本発明の第1の実施の形態を図1に示す。 図1に示す位相同期回路は、数百の連続するビットに対 して安定した同期が一義的に得られること、同期引き込 み過程が自動的に起こること、高調波では同期しないと とを保証する。

【0030】この位相同期回路は、以下から成る。

【0031】長さn (=2*-1) ビットのデジタルデ ータ列(Fdata)が入力されるデータ入力端子1 . 1.

【0032】データ入力端子11に接続され、データ入 出力する遅延ブロック12。

【0033】データ入力端子11に接続され、入力デジ タルデータ列の変化を検出し、変化を検出すると丁度 1 ビットに相当する時間だけ"ハイ"を維持するウィンド ウ信号を出力するデータ変化検出ブロック13。

【0034】遅延ブロック12からの遅延されたデータ 列信号と、帰還信号(Ffbk)との位相差を検出し、そ の位相差に基づく出力信号を出力する位相比較ブロック

【0035】位相比較ブロック14からの出力信号に応 40 答して(入力間の位相差に従って)出力電圧を発生する チャージボンプブロック15。

【0036】チャージポンプブロック15の出力電圧に よって、充電または放電する低域通過フィルタブロック 16.

【0037】低域通過フィルタブロック16の出力(V cnt) に応答してバイアスを発生するバイアス発生器 (BG) と、バイアスに対応する周波数のクロック信号 (Fclk)を発生する電流制御発振器(CCO)とを含 む電圧制御発振器(VCO)17。

【0038】VCO17と位相比較ブロック14との間 に配置されたマルチプレクサブロック18。このマルチ プレクサブロック18は、入力される"デジタル論理レ ベル"またはクロック信号(Fclk)の内の一方を位相 比較ブロック14へ帰還信号(F fbk)として出力す る。との選択は、マルチプレクサブロック18の選択入 力(SEL)に入力されるデータ変化検出ブロック13か らのウィンドウ信号の値によって決定される。つまり、 ウィンドウ信号は、VCO17からのクロック信号が位 相比較ブロック14への帰還信号として使用されるか、 デジタル論理レベルが帰還信号として使用されるかを制

【0039】次に、図1の位相比較回路の動作について 説明する。

【0040】本実施の形態における位相比較ブロック1 4は、例えば、図2に示すように、位相周波数検出器 (PFD)を利用した位相周波数検出ブロック21であ

【0041】一般に、PFDでは、その入力信号 (Fre 20 f) の変化エッジの数が、帰還信号 (F fbk) のエッジ の数と等しいとき、正しい周波数が得られる(位相が一 致したと判定する)ことが良く知られている。しかしな がら、本実施の形態では、位相周波数検出ブロック21 への入力信号(Fref)は、ランダム入力データであ る。一方、帰還信号(Ffbk)としては、再生されたク ロック(Fclk)がFfbkとして使用される。従って、 Fref またはFfbk のいずれかを制御する手段を設けな ければ、例え、同期が確立された後でも、とれらの信号 のエッジの数は一致するとは限らない。そこで、入力デ 力端子11に入力されたデジタルデータ列を遅延させて 30 ータFref に応じて帰還信号Ffbk のエッジの数を制御 する何らかの手段が必要となる。つまり、入力データか らデータ変化("0" から "1"、又は "1" から "0")が検出されたとき、VCO出力クロック信号F clk を位相周波数検出ブロック21へ帰還させ、データ の変化が検出されない場合は、変化エッジを持たない信

> 【0042】このような帰還信号を制御するための手段 として、最も簡単なものは、一方の入力にデジタル論理 レベルが供給され、他方の入力にFclkが供給される マルチプレクサブロック18であろう。マルチプレクサ ブロック18には、入力されるデジタル論理レベルまた はFclkの一方を出力して、この位相同期回路が、位 相同期状態となるように、制御信号が供給されなければ ならない。この制御信号は、VCO17からのクロック Fclk パルスが、マルチプレクサブロック18を通過し て位相周波数検出ブロックへ戻るための窓 ("ウィンド ウ")を定義する。従って、この制御信号は、ウィンド ウ信号と呼ばれる。

号、即ち、デジタル論理レベルを位相周波数検出ブロッ

ク21へ帰還させる手段が必要になる。

【0043】ウィンドウ信号は、入力データの変化に対

応する必要があるので、入力データの変化を検出する何 らかの手段が必要になる。本実施の形態では、データ変 化検出ブロック13が、その役割を担う。即ち、データ 検出ブロック13は、入力データの変化を検出し、それ に応じてウィンドウ信号を出力する。

【0044】また、位相周波数検出ブロック21に入力 されるFref とFfbk の中のエッジの数は、等しくなけ ればならないので、データ変化検出ブロック13は、す べての検出されたデータ変化に対して、それぞれ、一つ 周波数検出プロック21が、その入力データ(Fref またはFclk)の特定のエッジ(立ち上がりまたは立 ち下がりエッジ)で、位相比較を行うものとすると、ウ ィンドウ信号は、Fclk の反対のエッジ (それぞれ立ち 下がりまたは立ち上がり)で発生させられなければなら ない。このため、データ変化検出ブロック13は、Fcl k によってクロックされる。この結果、PLLの負帰還 動作は、位相同期状態が得られるまで、ウィンドウ信号 の位置を調整することになる。

【0045】位相周波数検出ブロック21への帰還信号 20 を制御するためのウィンドウ信号を発生するための時間 ・が必要なので、入力データ (Fref入力信号) を遅延 させる手段が必要になる。このため、本実施の形態で は、遅延ブロック12が、入力データを遅延させるため 設けられている。

【0046】チャージポンプブロック15は、位相周波 数検出ブロック21の出力に応じて、低域通過フィルタ プロック16を充電または放電させ、その出力電圧(V cnt)を変化させる。

【0047】VCO17は、低域通過フィルタブロック 16の出力電圧に応じた周波数のクロック信号を出力す

【0048】以上のようにして、本実施の形態の位相同 期回路は、入力データに対して同期を確立することがで き、例えば数百ピット連続する同一のデータが入力され ても安定して動作することができる。

【0049】また、図3に示すように、VCO17のバ イアス発生器BGの出力を、遅延ブロック12に入力さ せ、それに応じて遅延ブロック12の遅延量を制御する ようにすれば、同期確立を素早く確立し、安定させると 40 る。 とができる。

【0050】なお、デジタル位相周波数検出器(PF D) については、マグローヒルブックカンパニーより出 版されている、ドクターR. E. Bestによる、半導 体回路テキストブック「フェーズロックドループス、セ オリー、デザイン、アンド アプリケイションズ ("P hase Locked Loops, Theory, Design, and Application s") 」の第8ページのテーブル2-1にPD型4として 説明されている。

施の形態について説明する。

【0052】この位相同期回路は、第1の実施の形態の マルチプレクサブロック18に代えて、ウインドウ信号 シフトブロック41を有している。

【0053】このウインドウ信号シフトブロック41 は、データ変化ブロック13から出力されるウインドウ 信号をVCO17からのクロックに同期して出力する。 他のブロックは、第1の実施の形態と同様に動作し、第 1の実施の形態と同様、入力データに対して同期を確立 のFclk パルスのみを許すように動作する。また、位相 10 することができ、数百ピット連続する同一のデータが入 力されても安定して動作を維持できる。

[0054]

【実施例】図5に本発明の第1の実施例を示す。この位 相同期回路は、遅延回路51、データ変化検出器(DT D) 52、位相周波数検出器53、チャージポンプ回路 54、低域通過フィルタ55、VCO56、及び2-1 マルチプレクサ(MUX)57を備えている。

【0055】動作については、第1の実施の形態の動作 と実質的に同じなので、その説明を省略する。

【0056】なお、本実施例のように、位相周波数検出 器、マルチプレクサ、及びチャージポンプ回路等を1系 統しかもたない位相同期回路は、低い周波数への適用が 勧められる。また、0から1への変化、または1から0 への変化のいずれか一方が、この回路を駆動するので、 入力データデューティサイクル変化が問題と考えられる ような場合に適用することが勧められる。

【0057】次に、第2の実施例について図6乃至図9 を参照して説明する。

【0058】本実施例の位相同期回路は、図6に示すよ うに、遅延回路61、第1のデータ変化検出器62、第 2のデータ変化検出器63、第1の位相周波数検出器 (PFD1)64、第2の位相周波数検出器 (PFD 2) 65、第1のチャージポンプ回路(CP1) 66、 第2のチャージボンプ回路(CP2)67、ループフィ ルタ(LPF) 68、VCO69、第1のマルチプレク サ(MUX1)70、及び第2のマルチプレクサ(MU X2) 71を有している。なお、遅延回路61の前段に おいて、ランダム入力データは2分岐され、一方はその 位相を反転して反転入力データとされているものとす

【0059】本実施例の位相同期回路は、より具体的に は図7に示すように構成される。以下、図7と図8とを 参照して、この位相同期回路の動作について説明する。 【0060】図8は、図7に示される回路の各部の、位 相同期工程におけるタイミングチャートである。こと で、図8は、入力データ80A及び80B(即ち、ラン ダム入力データと反転入力データ)の波形、遅延ブロッ ク61から出力される遅延入力データ81A及び81 B、VCO69から出力される再生された出力クロック 【0051】次に、図4を参照して、本発明の第2の実 50 信号Fclk 82、データ変化検出器62から出力される

再生(リタイミグされた)出力データ83、データ変化 検出器62、63からそれぞれ出力されるウィンドウ信 号84A及び84B、マルチプレクサ70、71からそ れぞれ出力される帰還信号85A及び85B、位相周波 数検出器64、65からそれぞれ出力される位相比較出 力86A, 87A及び86B, 87B、及び、ループフ ィルタ68から出力されるDCロック電圧88、を示

【0061】遅延回路61は、入力データ80A及び8 0 Bをそれぞれ"td"だけ遅延させて、遅延出力デー 10 タ81A及び81Bとして出力する。遅延回路61から 出力された遅延出力データ81A、81Bは、それぞれ 位相周波数検出器64、65のFref 入力へそれぞれ供 給される。なお、図7に示される回路は、0.5ビット < t d < 1.5ビットの間で正しく動作する。 ととで は、"td"=1ビットの遅延を、遅延回路61内で直 列に接続されたバッファ手段によって実現する。

【0062】データ変化検出器62、63は、それぞ れ、入力データ80Aと80Bの変化を検出するために 使用される。第1のデータ変化検出器62には、入力デ 20 ータ80Aと出力クロック82とが入力され、第1のデ ータ変化検出器62は、出力ウィンドウ信号84Aを第 1のマルチプレクサ70の選択入力(SEL)へ出力す る。この第1のデータ変化検出器62は、入力データ8 0 A の立ち上がりエッジ ("0"から"1"への変化) を検出する。

【0063】同様に、第2のデータ変化検出器63に は、入力データ80日と出力クロック82とが入力さ れ、第2のデータ変化検出器63は、出力ウィンドウ信 号84Bを、第2のマルチプレクサ71の選択入力(SE 30) L)へ出力する。この第2のデータ変化検出器63は、 入力データ80Bの立上がりエッジ ("O" から "1" への変化)を検出する。

【0064】詳述すると、第1のデータ変化検出器62 は、2つのフリップフロップ62a及び62bと、1つ のANDゲート62cとからなる。ここで、第1の位相 周波数検出器64が、入力信号81A及び85Aの立上 がりエッジで、位相比較を行うとすると、ウィンドウ信 号84Aは、第1のマルチプレクサ70に対して、VC 〇クロック信号82の立上がりエッジを抽出するように 40 出力されなければならない。このため、フリップフロッ プ62a及び62bは、共にクロック信号82の立ち下 がりエッジでクロックされる。フリップフロップ62a 及び62bとANDゲート62cとは、ウィンドウ信号 84 Aが、データ変化を検出する度に、ちょうど1デー タビットの間、"ハイ"のままとなるように接続されて いる。これは、第1の位相周波数検出器64の入力信号 81A内の変化エッジの数と、入力信号85A内の変化 エッジの数とが等しくなることを保証する。こうして、

態を、VCOクロック信号82の立ち下がりエッジを使 用して検出し、図8に示すような再生(リタイミングさ れた) データ83を出力する。

【0065】一方、第2のデータ変化検出器63も、2 つのフリップフロップ63a及び63bと、1つのAN Dゲート63cとからなる。 CCで、第2の位相周波数 検出器65が、入力信号81B、85Bの立上がりエッ ジで、位相比較を行うと仮定すると、ウィンドウ信号8 4 Bは、VCOクロック信号82の立上がりエッジを抽 出するように第2のマルチプレクサに入力される必要が あるので、フリップフロップ63a及び63bは、クロ ック信号82の立ち下がりエッジでクロックされる。フ リップフロップ63a及び63bとANDゲート63c とは、出力ウィンドウ信号84Bが、データ変化が検出 される度に、ちょうど1データビットの間、"ハイ"を 維持するように接続されている。そして、このことは、 第2の位相周波数検出器65の入力信号81B内の変化 エッジの数と、入力信号85B内の変化エッジの数とが 等しくなることを保証する。

【0066】本実施例においては、第1の実施例とは異 なり、位相周波数検出器(PFD1及びPFD2)と、 マルチプレクサ(MUX1及びMUX2)と、チャージ ポンプ(CP1及びCP2)とを、それぞれ2個づつ設 けている。これは、非常に高い入力データ周波数での回 路動作を保証するためである。

【0067】第1の位相周波数検出器64は、入力信号 81A及び85Aに基づいて、出力信号86A及び87 Aを出力する。

【0068】入力データ80Aを遅延させた入力信号8 1Aは、第1の位相周波数検出器64において、参照入 力となる。一方、ウィンドウ信号84Aによって、マル チプレクサ70を通過したVCOクロックパルス82 は、第1の位相周波数検出器64において、帰還入力と なる。第1の位相周波数検出器64は、入力信号81A の位相が入力信号85Aの位相よりも進んでいるとき、 ポンプアップ出力86Aを出力する。また、第1の位相 周波数検出器64は、入力信号81Aの位相が入力信号 85Aの位相よりも遅れているとき、ポンプダウン出力 87Aを出力する。なお、第1の位相周波数検出器64 には、位相同期に近い低利得の領域(デッドゾーン)を 除去するために、遅延素子が付加される。また、第1の 位相周波数検出器64は、入力信号81Aと85Aの、 立ち上がりエッジによって、アクティブ状態にされる。 【0069】同様に、第2の位相周波数検出器65は、 入力信号21B及び22Bに応じて、出力信号86Bと 87Bを出力する。入力データ80Bを遅延させた遅延 データ81Bは、第2の位相周波数検出器65の参照入 力となる。ウインドウ信号84Bによって、第2のマル チプレクサ71を通過したVCOクロックパルス82 フリップフロップ62aは、入力データ80Aの論理状 50 は、第2の位相周波数検出器65の帰還入力となる。

19

【0070】第2の位相周波数検出器65は、入力信号81Bの位相が入力信号85Bの位相よりも進んでいるとき、ボンブアップ出力86Bを出力する。また、第2の位相周波数検出器65は、入力信号81Bの位相が入力信号85Bの位相よりも遅れているときに、ボンブダウン出力87Bを出力する。この第2の位相周波数検出器65にも、位相同期に近い低利得の領域(デッドゾーン)を取り除くために、遅延素子が付加される。なお、第2の位相周波数検出器65も、入力信号81Bと85Bの、立ち上がりエッジによって、アクティブの状態に10される。

【0071】このように、本実施例の位相同期回路では、位相周波数検出器がエッジトリガーされるので、入力信号のデューティサイクルを検出せず、その結果、高調波での位相同期確立が発生しない。

【0072】第1のチャージポンプ66には、ポンプアップ入力86Aとポンプダウン入力87Aが入力される。また、第2のチャージポンプ67には、ポンプアップ入力86Bとポンプダウン入力87Bが入力される。【0073】第1及び第2のチャージポンプ66、67の双方の出力は、出力信号88としてLPF68に供給される。LPF68は、チャージポンプ66、67からの出力信号88を瀘波し、DC(直流)出力電圧89を発生させる。

【0074】ループフィルタ68は、PLLの応答特性、即ち、固有周波数ω。と減衰率よとを決定する。
【0075】VCO69は、入力されたDC(直流)出力電圧89に応答して、出力クロック信号(Fclk)82を発生する。VCO69は、パイアス発生器69aと、電流制御発振器(CCO)69bとからなる。この 30VCOから出力される出力クロック信号82の周波数は、DC(直流)出力電圧89によって決まり、それは、DC出力電圧89に応答して、入力データ80A及び80Bのほぼ平均データレートの範囲で変化する。出力クロック信号82は、第1及び第2のマルチプレクサ70、71にそれぞれ供給される。

【0076】VCO出力信号82の位相を反転した信号は、再生クロック信号90として外部へ出力され、利用される

【0077】DC (直流) 電圧89は、VCO69のバ 40 イアス発生器69a内のMOS入力トランジスタ (図示せず) に供給される。第1及び第2のチャージボンブ66及び67は、双方ともMOSテクノロジーにより得られる。このため、出力89は非常に高いインピーダンスノードになる。

 よって、時間経過に伴ってF c1k を低下させることなしに、数百の連続する同一ビットの間で安定した同期を得ることができることが理解できる。なお、このシミュレーション結果は、ワークステーション上のミックスドモード動作シミュレータ、SABER、を用いて得た。ここでは、1.25Gbpsのデータ伝送速度を仮定した。また、デバイスパラメータは、L=0.35 μ mのエピタキシャルレスBiCMOSプロセス、Vcc=1VCf $_{\tau}$ =20GH $_{Z}$ 、とした。さらに、固有周波数 $_{\alpha}$ =12.6 $_{X}$ 10 $_{Y}$ 1 rad/sec と、減衰率 $_{X}$ 2 とを仮定した。

【0079】図9は、また、ウインド信号を使用しない PFDを有するPLLの場合は、データ密度がゼロ(t >6μs)に向かい、データパルスが失われたと解釈さ れるような場合に、入力周波数が低下して、すぐに同期 を失うことをも示している。

【0080】再び、図7及び図8に戻ると、VCO69と位相周波数検出器64、65との間にそれぞれ配置されたマルチプレクサ70、71は、それぞれ帰還信号85A及び85Bを制御する。マルチプレクサ70、71の選択入力(SEL)にそれぞれ供給されるウィンドウ信号84A、84Bが、帰還信号85A及び85B内の変化エッジの数を、遅延入力信号81A及び81Bの変化エッジの数に等しくすることで、位相同期状態が得られる。

【0081】第1のマルチプレクサ70は、A入力、B 入力、選択入力SEL、及び信号出力Fを有する。

"0"のディジタル論理レベル91は、第1のマルチプ レクサのA入力に与えられる。VCO69からのVCO 出力信号82は、第1のマルチプレクサ70のB入力に 与えられる。第1のデータ変化検出器62からのウィン ドウ信号84Aは、第1のマルチプレクサ70の選択入 力SELに与えられ、信号91または信号82の、いず れが、第1の位相周波数検出器64へ帰還信号85Aと して帰還されるのか決定する。第1のデータ変化検出器 62が、入力信号80Aの中に、データ変化 ("0"か ら"1")を検出したとき、ウィンドウ信号84Aは、 ちょうど1ビットの間、高くなり(ウィンドウを開 き)、第1のマルチプレクサ70からVCO出力クロッ ク信号82を出力させる。この結果、遅延入力データ8 1Aと帰還信号85Aとの間で位相比較が行われ、もし 入力信号81Aの立上がりエッジが、帰還信号85Aの 立上がりエッジよりも前に(後に)発生するならば、入 カデータ81Aが、帰還信号85Aより進んでいる(遅 れている)と考えられる。この場合、第1の位相周波数 検出器64からは、アップ(ダウン)出力パルス86A (87A)が出力され、この出力は、第1のチャージボ ンプ66に供給される。

(Windowed) PFD (ギルバートマルチプライヤ位相比 【0082】これに対して、第1のデータ変化検出器6 較器とは異なる)が、出力89の高いインピーダンスに 50 2が、入力データ80Aの中にデータ変化を検出しなか

ったとき(入力データが連続する1または0のとき)、 ウィンドウ信号84Aは低くなり(ウィンドウ閉じ る)、第1のマルチプレクサ70からは、クロック信号 82の代わりにディジタル論理レベル"0"が帰還信号 85 Aとして出力される。

【0083】第2のマルチプレクサ71は、第1のマル チプレクサ70と同様、A入力、B入力、選択入力SE L、及び信号出力Fを有する。"O"のディジタル論理 レベル91は、第2のマルチプレクサ71のA入力に与 えられる。VCO69からのVCO出力信号82は、第 10 レクサ (MUX1~4)を有している。 2のマルチプレクサ72のB入力に与えられる。そし て、第2のデータ変化検出器63からウィンドウ信号8 4 Bは、第2のマルチプレクサ71の選択入力に与えら れ、帰還信号85Bとして、信号82を出力するか、信 号91を出力するかを決定する。

【0084】第2のデータ変化検出器63が、入力デー タ20Bの中に、データ変化("0"から"1")を検 出したとき、ウィンドウ信号84Bは、ちょうど1ビッ トの間、高くなり(ウィンドウを開く)、VCO69の 出力クロック信号82を帰還信号85Bとして、マルチ 20 プレクサ71から出力させる。この結果、第2の位相周 波数検出器65において、遅延入力データ81Bと帰還 信号85 Bとの間で、位相比較が行われる。もし、入力 データ81Bの立上がりエッジが、帰還信号85Bの立 上がりエッジよりも前に(後に)発生するならば、入力 データ81Bが、帰還信号85Bより進んでいる(遅れ ている)と考えられる。そして、第2の位相周波数検出 器65は、アップ(ダウン)出力パルス86B(87 B) を、第2のチャージポンプ67へ出力する。 これに 対して、第2のデータ変化検出器63で、入力データ8 0 Bの中にデータ変化が検出できんかった時 (入力デー タが連続する1または0のとき)、ウィンドウ信号84 Bは低くなり(ウィンドウ閉じる)、第2のマルチプレ クサは、帰還信号85Aとして、出力クロック82の代 わりにディジタル論理レベル"0"91を出力する。

【0085】入力データ80A及び80B内にデータ変 化が検出されなかった時、位相周波数検出器64、65 では、位相比較が行われず、PLLは、次のデータ変化 が検出されるまで、ホールドモードのままになる。した がって、本発明は、同一のビット(1または0)の長い 40 連続の間、安定した同期を得ることができる。

【0086】図17に示すシミュレーション結果はま た、本実施例の回路が、例え、PLLの固有周波数が8 00MHzに等しい時でさえ、データプリアンブル (デ ータ密度100%) の間に、Fclk = 1. 25GHzの 正しい周波数を得ることができることを示している。従 来のギルバートマルチプライヤ位相比較回路を用いたP LLでは、固有周波数が800MHzに等しいとき引き 込みができないことは、従来の技術の欄で図22を参照 して説明した通りである。この様に、本実施例の位相同 50 帰還信号 Ffbk を得ることができる。

期回路では、確かに、同期引き込みを保証すると結論す ることができる。

【0087】本発明の第3の実施例を図10を参照して 説明する。

【0088】本実施例の位相同期回路は、第1の遅延回 路と第2の遅延回路、第1乃至第4のデータ変化検出 器、第1乃至第4の位相周波数検出器 (PFD1~ 4)、第1乃至第4のチャージポンプ (CP1~4)、 ループフィルタ、VCO、及び第1乃至第4のマルチプ

【0089】この位相同期回路は、より高い周波数の動 作が可能となるように、位相周波数検出器、マルチプレ クサ、及びチャージボンプ等をインターリーブしてい る。なお、動作については、第2の実施例と、同様なの でその説明は省略する。

【0090】図11に本発明の第4の実施例を示す。と の実施例では、遅延回路の前段に、入力データの立ち上 がり及び立ち下がりエッジを検出するエッジ検出器を有 している。また、とれに対応して、入力データの立上が りを検出して第1のウインドウ信号(WIN1)を出力 する第1のデータ変化検出回路と、入力データの立ち下 がりを検出して第2のウインドウ信号(W1N2)を出 力する第2のデータ変化検出回路とを有している。第1 のウインドウ信号と第2のウインドウ信号とは、ORゲ ートに入力され、ウインドウ信号(WIN)として2-1マルチプレクサの選択入力に供給される。

【0091】本実施例の位相同期回路では、データの "0"から"1"への変化と"1"から"0"への変化 の両方が、その回路を駆動するので、入力データデュー ティサイクル変化が問題とならないような低い周波数の 場合に適用することが勧められる。

【0092】図12に本発明の第5の実施例を示す。と の実施例では、図7の位相同期回路に使用されたエッジ 検出器として、排他的論理ORゲートと遅延素子とを含 むエッジ検出器が用いられている。この実施例の位相同 期回路も、入力データデューティサイクル変化が問題と ならないような低い周波数の場合に適用することが勧め られる。

【0093】図13に、本発明の第6の実施例を示す。 本実施例の位相同期回路は、第2の実施の形態に対応す るものであって、遅延回路、位相周波数検出器、チャー ジポンプ回路、低域通過フィルタ、VCO、データ変化 検出器、及びDフリップフロップを有している。

【0094】との位相同期回路は、上述した他の実施例 とは異なり、マルチプレクサを使用しないで、上記実施 例と同等の効果を得ることができる。即ち、Dフリップ フロップは、データ変化検出器から出力されるウインド ウ信号を、次のクロックで出力(即ちシフトさせる)す る。これにより、マルチプレクサを用いた場合と同様の

【図13】本発明の第6の実施例を示すブロック図であ

24

【0095】との実施例は、(VCOクロック信号のそ れより) 広いパルス帰還信号が、位相比較ブロックまた は帰還信号の経路に配置されたレベル変換器によって必 要とされるような場合に適用することが勧められる。

【図14】本発明の実施例で使用可能なデータ変化検出 器の構成を示す回路図である。

【0096】図14乃至図17は、上記実施例に使用で きるデータ変化検出器の具体的構成を示すものである。 いずれのデータ変化検出器も、2個のDフリップフロッ プと1個のAND回路で構成されており、図14と図1 5に示されるデータ変化検出器は、VCOクロック信号 の立ち下がりエッジでトリガーされ、図16と図17に 10 示されるデータ変化検出器は、VCOクロック信号の立 ち上がりエッジでトリガーされる。また、図15及び図 17 に示されるデータ変化検出器の一方のDフリップフ ロップには、リセット端子が設けられている。

【図15】本発明の実施例で使用可能なデータ変化検出 器の他の構成を示す回路図である。

【図16】本発明の実施例で使用可能なデータ変化検出 器のまた別の構成を示す回路図である。

【図17】本発明の実施例で使用可能なデータ変化検出 器のさらに別の構成を示す回路図である。

【図18】従来の位相同期回路の一例を示すブロック図・ である。

【図19】図18の位相同期回路の各部の動作を説明す るためのタイムチャートである。

【図20】図18の位相同期回路に使用されるギルバー トマルチプライヤー型の位相検出器の回路図である。

【図21】図18の位相同期回路に使用されるVCOの 回路図である。

【図22】図18の位相同期回路の動作をシミュレーシ 。 ョンした結果を示すグラフである。

[0097]

【発明の効果】本発明によれば、LPFのRC時定数を 増加させるための大きな外部キャパシタを必要とするこ となく、同一の符号が数百ピット連続する場合であって も、安定した同期を維持することができる位相同期回路 が得られる。

【0098】また、本発明によれば、PLLの固有周波 数に関わりなく、確実に同期引き込み動作が自動的に起 こる位相同期回路が得られる。

【0099】また、本発明のよれば、高調波で同期を確 立することのない、移動同期回路が得られる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を示すブロック図で

【図2】図1の位相同期回路の具体例を示すブロック図

【図3】図2の位相同期回路の変形例を示すブロック図

【図4】本発明の第2の実施の形態を示すブロック図で

【図5】本発明の第1の実施例を示すブロック図であ

【図6】本発明の第2の実施例を示すブロック図であ

【図7】図6の位相同期回路の構成をより具体的に示す 図である。

【図8】図7の位相同期回路の各部の動作を説明するた めのタイムチャートである。

【図9】図7の位相同期回路の動作のシミュレーション 結果を示すグラフである。

【図10】本発明の第3の実施例を示すブロック図であ

【図11】本発明の第4の実施例を示すブロック図であ

【図12】本発明の第5の実施例を示すブロック図であ る。

【符号の説明】 データ入力端子

1 1

12 遅延ブロック

13 データ変化検出ブロック.

14 位相比較ブロック

15 チャージポンプブロック

16. 低域通過フィルタブロック 17 電圧制御発振器(VCO)

1.8 マルチプレクサブロック

30 2 1 位相周波数検出ブロック

> ウインドウ信号シフトブロック 4 1

5 1 译征问路

5 2 データ変化検出器 (DTD)

53 位相周波数検出器

54 チャージポンプ同路

5 5 低域通過フィルタ

VCO 5 6

40

5 7 2-1マルチプレクサ (MUX)

6 1

第1のデータ変化検出器 62

63 第2のデータ変化検出器

64 第1の位相周波数検出器(PFD1)

65 第2の位相周波数検出器(PFD2)

66 第1のチャージポンプ回路(CP1)

67 第2のチャージポンプ回路(CP2) ループフィルタ(LPF) 68

69 VCO


70 第1のマルチプレクサ (MUX1)

71 第2のマルチプレクサ (MUX2)


50 181 データ入力端子

25 S/Hスイッチ回路 *188 182 データ出力端子 制御回路 183 識別回路 189 190 低域通過フィルタ(LPF) 逓倍回路 184 マスタフリップフロップ 201 185 クロック出力端子 フリップフロップ 211, 212 電圧制御発振器(VCO) 186 187 位相比較回路


【図1】




【図2】




【図14】




【図15】




【図3】




【図4】



【図5】




[図6]




【図8】

【図16】




F/F AND F/F OBAR


【図17】




【図7】









【図11】





【図12】




【図10】









[図19]



[図20]



【図21】



[図22]

